【工作內(nèi)容】 - 負(fù)責(zé)數(shù)字電路的驗(yàn)證工作，使用UVM方法進(jìn)行功能驗(yàn)證； - 搭建和維護(hù)驗(yàn)證環(huán)境，確保驗(yàn)證覆蓋率和質(zhì)量； - 與設(shè)計(jì)團(tuán)隊(duì)緊密合作，參與需求分析和測試用例設(shè)計(jì)； - 編寫和執(zhí)行驗(yàn)證計(jì)劃，輸出詳細(xì)的驗(yàn)證報(bào)告。 【任職要求】 - 本科及以上學(xué)歷，電子工程、計(jì)算機(jī)科學(xué)或相關(guān)專業(yè)； - 熟悉UVM驗(yàn)證方法學(xué)，具備一定的SystemVerilog編程能力； - 了解數(shù)字電路設(shè)計(jì)流程； - 具備良好的溝通能力和團(tuán)隊(duì)協(xié)作精神，能適應(yīng)快節(jié)奏工作。
戴佳呈/人事經(jīng)理
崗位職責(zé)： 1、負(fù)責(zé)汽車自動(dòng)駕駛和數(shù)據(jù)中心人工智能芯片驗(yàn)證； 2、參與頂層或模塊的驗(yàn)證環(huán)境構(gòu)建，確保達(dá)到包括延遲、性能、功耗的驗(yàn)證目標(biāo)。驗(yàn)證環(huán)境涉及多核CPU、GPU或者AI處理器等； 3、與驗(yàn)證團(tuán)隊(duì)密切合作，制定驗(yàn)證方案，計(jì)劃并執(zhí)行； 4、從產(chǎn)品定義到流片后系統(tǒng)級驗(yàn)證，與設(shè)計(jì)和軟件人員合作，確保芯片成功達(dá)到設(shè)計(jì)要求； 5、流片后參與系統(tǒng)級調(diào)試和功能驗(yàn)證。 任職要求： 1、年齡28-40歲，全日制本科及以上學(xué)歷，計(jì)算機(jī)，電子等相關(guān)專業(yè)； 2、對芯片驗(yàn)證、IP驗(yàn)證、大規(guī)模SOC系統(tǒng)驗(yàn)證有豐富的經(jīng)驗(yàn)，具有多顆芯片成功流片經(jīng)驗(yàn)； 3、精通復(fù)雜SOC和NOC網(wǎng)絡(luò)互聯(lián)技術(shù)驗(yàn)證（上面強(qiáng)調(diào)的是網(wǎng)絡(luò)芯片和普通芯片的異構(gòu)）； 4、了解各種存儲系統(tǒng)（DDR, Caches, Coherency）和系統(tǒng)級QOS； 5、精通UVM驗(yàn)證流程以及Verilog/System Verilog語言； 6、熟悉編程語言，如：C，Python，System C； 7、精通腳本編寫（Bash，Python，Perl）和Regression驗(yàn)證方法和工具（Jenkins等）； 8、有能力開發(fā)復(fù)雜驗(yàn)證環(huán)境； 9、精通Functional and Code Coverage； 10、精通X-Prop，Random Initial； 11、精通Emulator； 12、優(yōu)秀的書面和口頭交流能力。 具有以下經(jīng)驗(yàn)者優(yōu)先： 1、具有ARM CPU以及相關(guān)外設(shè)驗(yàn)證經(jīng)驗(yàn)； 2、具有視頻編解碼和以太網(wǎng)驗(yàn)證經(jīng)驗(yàn)； 3、芯片功能安全性和可靠性經(jīng)驗(yàn)； 4、QOS驗(yàn)證經(jīng)驗(yàn)； 5、機(jī)器學(xué)習(xí)和AI加速器經(jīng)驗(yàn)； 6、主流SOC接口IP和協(xié)議，Ethernet, CSI-2/3，芯片間互聯(lián)技術(shù)，DDR,NOR/NAND flash，EMMC，NVMe等； 7、芯片安全啟動(dòng)和加密相關(guān)設(shè)計(jì)經(jīng)驗(yàn)； 8、了解ISO26262經(jīng)驗(yàn)者優(yōu)先。
康鵬
崗位職責(zé)： 1.負(fù)責(zé)芯片頂層或IP集成驗(yàn)證 2.與設(shè)計(jì)人員共同制定驗(yàn)證規(guī)格和測試計(jì)劃，并搭建基于UVM的驗(yàn)證平臺 3.執(zhí)行驗(yàn)證計(jì)劃，編寫測試用例，開展遞歸測試，完成問題的調(diào)試和修復(fù) 4.負(fù)責(zé)覆蓋率收斂，并設(shè)計(jì)和編寫測試用例完成signoff前的cross-check 5.開展門級功能和時(shí)序仿真 6.為芯片的bringup提供支持 職位要求： 1.三年以上IC驗(yàn)證經(jīng)驗(yàn)，微電子、計(jì)算機(jī)、通信等相關(guān)專業(yè)，碩士及以上學(xué)歷 2.熟悉IC驗(yàn)證流程，具備豐富的IP/SOC驗(yàn)證以及成功流片的經(jīng)驗(yàn) 3.熟悉SystemVerilog和UVM驗(yàn)證方法學(xué) 4.熟悉AXI/APB/AHB等總線協(xié)議 5.熟悉時(shí)鐘、復(fù)位以及低功耗驗(yàn)證 6.熟悉門級仿真 7.能夠識別項(xiàng)目風(fēng)險(xiǎn)點(diǎn)，具備團(tuán)隊(duì)協(xié)作精神，思路清晰，愛鉆研，具備抗壓能力
終端招聘
崗位職責(zé)： 1. 負(fù)責(zé)維護(hù)現(xiàn)有的驗(yàn)證環(huán)境，負(fù)責(zé)開發(fā)重用性的驗(yàn)證策略，測試計(jì)劃，測試樣例的開發(fā)； 2. 負(fù)責(zé)搭建soc芯片驗(yàn)證環(huán)境，負(fù)責(zé)SOC和IP驗(yàn)證； 3. 負(fù)責(zé)開發(fā)應(yīng)用樣例，確保soc芯片功能和性能的正確率； 4. 負(fù)責(zé)覆蓋率驗(yàn)證分析； 5. 負(fù)責(zé)撰寫芯片測試計(jì)劃，包括前仿和后仿； 6. 負(fù)責(zé)設(shè)計(jì)測試方案，協(xié)助對芯片樣片進(jìn)行測試評估，確保達(dá)到電路設(shè)計(jì)要求。 任職資格： 1. 電子工程、計(jì)算機(jī)科學(xué)、微電子學(xué)等相關(guān)專業(yè)本科及其以上學(xué)歷，熟練閱讀英文資料能力，3年以上驗(yàn)證工作經(jīng)驗(yàn)； 2. 熟悉規(guī)格定義到量產(chǎn)完整的SoC芯片的開發(fā)流程及相關(guān)EDA工具； 3. 熟悉NC-Verilog System Verilog 等開發(fā)測試testbench 和 case 經(jīng)驗(yàn)； 4. 熟悉測試覆蓋率、門級后仿、 測試pattern 生成和調(diào)式經(jīng)驗(yàn)； 5. 具備一種或幾種腳本語言（TCL/Perl）開發(fā)能力，自動(dòng)生成測試code； 6. 具備SOC/MCU、AMBA總線、UART/SPI/I2C等通用低速接口工作經(jīng)驗(yàn)為佳； 7. 了解后端 FPGA flow、具有嵌入式軟件調(diào)試為佳。 8. 良好的敬業(yè)、團(tuán)隊(duì)合作精神以及溝通能力，做事踏實(shí)、認(rèn)真、勤懇。
陸健
工作職責(zé)：
負(fù)責(zé)數(shù)字ASIC的驗(yàn)證環(huán)境的搭建和測試用例的編寫，協(xié)調(diào)設(shè)計(jì)師完成驗(yàn)證目標(biāo)。
崗位要求：
1. 2年以上數(shù)字IC驗(yàn)證經(jīng)驗(yàn)。
2. 具備使用隨機(jī)激勵(lì)、功能覆蓋的經(jīng)驗(yàn)；
3. 對主流設(shè)計(jì)及驗(yàn)證工具及驗(yàn)證方法學(xué)有所了解。
4. 具有良好的團(tuán)隊(duì)協(xié)作精神，情緒穩(wěn)定，有創(chuàng)新和挑戰(zhàn)精神，思維嚴(yán)謹(jǐn)，邏輯推理縝密，學(xué)習(xí)能力強(qiáng)，踏實(shí)勤奮。
雷小姐
【工作職責(zé)】
1、仿真平臺流程規(guī)劃；
2、仿真驗(yàn)證平臺搭建；
3、仿真方案編寫；
4、仿真用例開發(fā)；
5、驗(yàn)證自動(dòng)化腳本編寫。
【任職要求】
1、教育背景：碩士及以上學(xué)歷，通信，計(jì)算機(jī)，電子技術(shù)，微電子等相關(guān)專業(yè)優(yōu)先；
2、工作經(jīng)驗(yàn)：相關(guān)領(lǐng)域3年及以上經(jīng)驗(yàn)；
3、有以下芯片項(xiàng)目經(jīng)歷者優(yōu)先：
1）交換類芯片（NPU/SWITCH/PTN）；
2）MCU類芯片；
3）車規(guī)類芯片（工控）；
4）安全類芯片；
5）PS/PM方向（交換）
4、技能要求：
1）熟悉芯片驗(yàn)證相關(guān)流程；
2）具有方案文檔編寫能力；
3）熟練掌握SystemVerilog語言；
4) 熟悉UVM，具有獨(dú)立完成驗(yàn)證平臺設(shè)計(jì)，運(yùn)行調(diào)試能力；
5）熟練使用芯片驗(yàn)證相關(guān)EDA軟件，如vcs/verdi等；
6）熟練掌握至少一種腳本語言，如python/perl/tcl；
7）有低功耗驗(yàn)證經(jīng)驗(yàn)者優(yōu)先；
8）有數(shù)?；旌戏抡娼?jīng)驗(yàn)者優(yōu)先；
5、語言要求：英文熟練讀寫；
6、個(gè)性特征：有進(jìn)取心，責(zé)任心和事業(yè)心。
劉若怡
崗位職責(zé)： 1、主導(dǎo)模塊級和系統(tǒng)級驗(yàn)證，保證芯片功能驗(yàn)證的完備性； 2、負(fù)責(zé)驗(yàn)證需求分解，驗(yàn)證計(jì)劃的制定，保證驗(yàn)證結(jié)果的完備性； 3、負(fù)責(zé)驗(yàn)證平臺的開發(fā)與維護(hù)保證驗(yàn)證平臺的高效性與可繼承性； 4、負(fù)責(zé)驗(yàn)證用例的開發(fā)與調(diào)試，保證芯片功能的正確性； 5、參與解決在芯片在樣片測試過程中遇到的問題，確保無致命缺陷遺漏到客戶。 任職要求： 1、熟悉Verilog和System Verilog語言以及UVM驗(yàn)證方法學(xué)； 2、熟悉至少一種常用的通信接口協(xié)議，如SPI，I2C，UART，USB，CAN等； 3、有32位MCU或SOC驗(yàn)證經(jīng)驗(yàn)者優(yōu)先。
15210739173
職責(zé)描述： 1.負(fù)責(zé)數(shù)字IC芯片前端驗(yàn)證; 2.使用C語言、SystemVerilog,UVM和腳本語言開發(fā)參考模型和驗(yàn)證平臺； 4.根據(jù)芯片規(guī)格撰寫驗(yàn)證計(jì)劃，編寫驗(yàn)證用例,調(diào)試驗(yàn)證用例,跑回歸測試； 5.與設(shè)計(jì)師和架構(gòu)師緊密合作，完成模塊級和系統(tǒng)級的驗(yàn)證工作； 6.與硬件以及軟件同事協(xié)同完成FPGA原型應(yīng)用，完成功能驗(yàn)證; 任職要求： 1.計(jì)算機(jī)，通信，自動(dòng)化，電子，軟件等相關(guān)專業(yè)本科或者以上學(xué)歷； 2.熟悉芯片開發(fā)/驗(yàn)證流程, 精通 Verilog/SystemVerilog 硬件設(shè)計(jì)語言; 3.熟練掌握UVM驗(yàn)證方法學(xué),能夠獨(dú)立搭建驗(yàn)證環(huán)境，完成功能覆蓋和隨機(jī)測試; 4.熟悉C/C 語言中的一種或以上，熟悉Shell/Python/Perl/Tcl腳本語言； 5.有芯片系統(tǒng)級或者IP模塊，F(xiàn)PGA/Emulation 驗(yàn)證經(jīng)驗(yàn)者優(yōu)先; 6.有網(wǎng)絡(luò)(交換機(jī)/路由器/網(wǎng)卡),總線(PCIE/USB/DDR)相關(guān)工作經(jīng)驗(yàn)者優(yōu)先; 7.具備良好的團(tuán)隊(duì)意識和快速解決問題的能力，主動(dòng)性、責(zé)任感強(qiáng)
SHIRLEY XIAOLING FANG
1、負(fù)責(zé)維護(hù)現(xiàn)有的驗(yàn)證環(huán)境，負(fù)責(zé)開發(fā)重用性的驗(yàn)證策略，測試計(jì)劃，測試樣例的開發(fā)； 2、負(fù)責(zé)搭建soc芯片驗(yàn)證環(huán)境，負(fù)責(zé)SOC和IP驗(yàn)證； 3、負(fù)責(zé)開發(fā)應(yīng)用樣例，確保soc芯片功能和性能的正確率；4、負(fù)責(zé)覆蓋率驗(yàn)證分析； 5、負(fù)責(zé)撰寫芯片測試計(jì)劃，包括前仿和后仿； 6、負(fù)責(zé)設(shè)計(jì)測試方案，協(xié)助對芯片樣片進(jìn)行測試評估，確保達(dá)到電路設(shè)計(jì)要求。任職要求：1、電子工程、計(jì)算機(jī)科學(xué)、微電子學(xué)等相關(guān)專業(yè)本科及其以上學(xué)歷，熟練閱讀英文資料能力，5年以上驗(yàn)證工作經(jīng)驗(yàn)，優(yōu)秀的應(yīng)屆生也可申請； 2、熟悉規(guī)格定義到量產(chǎn)完整的SoC芯片的開發(fā)流程及相關(guān)EDA工具； 3、熟悉NC-Verilog System Verilog 等開發(fā)測試testbench 和 case 經(jīng)驗(yàn)、熟悉UVM驗(yàn)證方法學(xué)； 4、熟悉測試覆蓋率、門級后仿、 測試pattern 生成和調(diào)式經(jīng)驗(yàn)； 5、具備一種或幾種腳本語言（TCL/Perl）開發(fā)能力，自動(dòng)生成測試code； 6、具備SOC/MCU、AMBA總線、UART/SPI/I2C等通用低速接口工作經(jīng)驗(yàn)為佳； 7、良好的敬業(yè)、團(tuán)隊(duì)合作精神以及溝通能力，做事踏實(shí)、認(rèn)真、勤懇。 職能類別：IC驗(yàn)證工程師
陸健
工作職責(zé) 1、負(fù)責(zé)仿真平臺的規(guī)劃和方案的編寫 2、負(fù)責(zé)使用SystermVerilog和UVM語言，開發(fā)組件，搭建ut/it/st的驗(yàn)證環(huán)境 3、負(fù)責(zé)開發(fā)斷言（SVA）和功能覆蓋率 4、負(fù)責(zé)規(guī)劃和開發(fā)測試用例，完成設(shè)計(jì)代碼的完備性驗(yàn)證 5、參與項(xiàng)目組內(nèi)仿真代碼的走查和評審 6、參與并完善公司的芯片驗(yàn)證流程 任職要求 1、教育背景：碩士及以上，通信、電子、計(jì)算機(jī)、微電子等相關(guān)專業(yè)優(yōu)先 2、工作經(jīng)驗(yàn)：相關(guān)領(lǐng)域5年以上驗(yàn)證經(jīng)驗(yàn) 3、具有較好的學(xué)習(xí)能力、溝通能力和團(tuán)隊(duì)協(xié)作能力 關(guān)鍵能力要求 1、工作經(jīng)歷： 1）SOC/OTN/PON/MAC/PCS/DSP/PTN相關(guān)設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先 2）參與過至少一個(gè)完整ASIC項(xiàng)目 2、技能要求： 1) 熟悉芯片相關(guān)驗(yàn)證流程 2) 熟練使用SystermVerilog和UVM語言 3) 熟練使用斷言(SVA)和功能覆蓋率 4）熟練使用vcs/verdi/dve等EDA工具 5) 熟悉linux，至少熟練掌握一門腳本語言(Perl/Python)
劉若怡
崗位職責(zé)：
1、仿真平臺的搭建和維護(hù)，協(xié)助軟件團(tuán)隊(duì)SDK開發(fā)和系統(tǒng)調(diào)試；
2、根據(jù)需求定制驗(yàn)證計(jì)劃，編寫驗(yàn)證代碼并調(diào)試，分析驗(yàn)證代碼的覆蓋率分析；
3、負(fù)責(zé)模塊及系統(tǒng)的前仿、后仿、功耗分析及時(shí)序分析，定位并報(bào)告Bug。
崗位要求：
1、電子信息及相關(guān)專業(yè)本科以上學(xué)歷7年以上驗(yàn)證工作經(jīng)驗(yàn)；
2、熟悉Verilog硬件描述語言，有較強(qiáng)的驗(yàn)證經(jīng)驗(yàn)，有項(xiàng)目完整的驗(yàn)證經(jīng)驗(yàn)，能夠進(jìn)行代碼、功能覆蓋率分析；
3、熟悉UVM等驗(yàn)證方法學(xué)，有相關(guān)的驗(yàn)證經(jīng)驗(yàn)這優(yōu)先考慮；
4、具有較強(qiáng)的腳本能力，例如tcl、perl、makefile\python、shell等；
5、熟練使用主流的EDA工具；有FGPA驗(yàn)證工作經(jīng)驗(yàn)者優(yōu)先。
人事部
職位描述： 1.各種IP的模塊驗(yàn)證，SOC相關(guān)的集成驗(yàn)證、系統(tǒng)驗(yàn)證，負(fù)責(zé)驗(yàn)證計(jì)劃的制定實(shí)施、測試用例的編寫。 2.先進(jìn)驗(yàn)證方法和驗(yàn)證平臺的評估、導(dǎo)入 高級驗(yàn)證或leader另外要求： 1.負(fù)責(zé)整個(gè)團(tuán)隊(duì)驗(yàn)證平臺的搭建、維護(hù)，能夠帶領(lǐng)團(tuán)隊(duì) 2.先進(jìn)驗(yàn)證方法和驗(yàn)證平臺的評估、導(dǎo)入 3.良好的溝通能力，英文溝通流暢 崗位要求： 1.大學(xué)本科及以上學(xué)歷，電子、通信、計(jì)算機(jī)或微電子專業(yè) 2.高級驗(yàn)證或leader至少三年芯片驗(yàn)證的相關(guān)工作經(jīng)驗(yàn) 3.熟悉verilog、System verilog、 C/C ，有扎實(shí)的數(shù)字電路基礎(chǔ) 4.熟悉SOC驗(yàn)證開發(fā)流程，了解常用的驗(yàn)證方法學(xué)，如UVM等 5.熟悉linux/unix環(huán)境，掌握per/python和unix shell語言 Job Description： 1.Take charge of verification platform development, and maintenance the plaform. 2.Familiar with verification methodologies and developing the platform. 3.Knowledge about IP block verfication, SOC integrated verification,system verification.Take charge of planning and pushing the team work of verification.Enable to write the Test Bench. The staff or manager needs as below: 1.Take charge of verification platform development, and maintenance the platform. Can lead the team. At least 3 years of work experience. 2.Familiar with verification methodologies and developing the platform. 3.Knowledge about IP block verfication, SOC integrated verification,system verification.Take charge of planning and pushing the team work of verification.Enable to write the Test Bench. 4.Good communication ability and good spoken English. Requirements: 1.Majors in Electronics,Telecommunication,Computer or Micro Electronics.Bachelor or above degree. 2.The staff or manager must have above 3 year Design Verification experience. 3.Familiar with verilog,System verilog,C/C ,rich knowledge about the digital circuit. 4.Familiar with SOC design verfication flow.Know about the verification methodologies,such as VMM etc. 5.Familiar with Linux/Unix,know about perl,python and unix shell.
譚飛鴻
崗位職責(zé) 1、 負(fù)責(zé)攝像頭控制算法的研究和實(shí)現(xiàn)，包括 PWM 控制、矢量控制、PID 控制等，確保算法的性能和穩(wěn)定性。 2、對IC廠調(diào)整PID可以進(jìn)行調(diào)整優(yōu)化來提升產(chǎn)品性能。 3、負(fù)責(zé)攝像頭驅(qū)動(dòng)系統(tǒng)的開發(fā)和測試，包括驅(qū)動(dòng)硬件測試和軟件調(diào)試等，確保電機(jī)能夠穩(wěn)定、高效地運(yùn)行。 4、參與項(xiàng)目的需求分析和設(shè)計(jì)評審，能夠提出有價(jià)值的建議和改進(jìn)。 5、撰寫攝像頭設(shè)計(jì)和測試的文檔，包括技術(shù)報(bào)告、方案文檔等。 職位要求： 1、 熟練掌握 C、C 編程語言，具備一定的硬件電路設(shè)計(jì)能力。 2、熟悉手機(jī)攝像頭的工作原理，對電機(jī)的關(guān)鍵特性有深入的了解。 3、具備良好的溝通能力和團(tuán)隊(duì)合作精神，能夠有效地與團(tuán)隊(duì)成員、客戶進(jìn)行溝通和協(xié)調(diào)。
易先生
1. 根據(jù)項(xiàng)目需求，制定相應(yīng)的驗(yàn)證計(jì)劃和驗(yàn)證方案； 2. 完成SOC級或IP級驗(yàn)證環(huán)境的搭建與調(diào)試； 3. 完成IP模塊的功能驗(yàn)證； 4. 完成SOC芯片的系統(tǒng)功能驗(yàn)證； 5. 完成回歸測試，以及代碼覆蓋率和功能覆蓋率搜集與分析； 6. 開發(fā)高效率的腳本、流程來提升驗(yàn)證的質(zhì)量和效率，保證設(shè)計(jì)的品質(zhì)； 任職資格: 1. 碩士及以上學(xué)歷，電子工程、微電子、通信、計(jì)算機(jī)等相關(guān)專業(yè)畢業(yè)； 2. 熟悉SOC芯片驗(yàn)證流程; 3. 熟練掌握Verilog、Systemverilog等語言； 4. 精通UVM驗(yàn)證方法學(xué)，能夠獨(dú)立搭建UVM驗(yàn)證平臺； 5. 熟悉perl/makefile/python等腳本語言； 6. 具備良好的文檔編寫能力和習(xí)慣，能夠編寫規(guī)范的驗(yàn)證詳細(xì)文檔； 7. 具備良好的溝通能力、協(xié)調(diào)能力和團(tuán)隊(duì)合作能力，工作認(rèn)真負(fù)責(zé)； 8. 有ARM芯片驗(yàn)證經(jīng)驗(yàn)者尤佳；
于澤
工作內(nèi)容】
- 負(fù)責(zé)數(shù)字電路的驗(yàn)證工作，使用UVM方法進(jìn)行功能驗(yàn)證；
- 搭建和維護(hù)驗(yàn)證環(huán)境，確保驗(yàn)證覆蓋率和質(zhì)量；
- 與設(shè)計(jì)團(tuán)隊(duì)緊密合作，參與需求分析和測試用例設(shè)計(jì)；
- 編寫和執(zhí)行驗(yàn)證計(jì)劃，輸出詳細(xì)的驗(yàn)證報(bào)告。
【任職要求】
- 本科及以上學(xué)歷，電子工程、計(jì)算機(jī)科學(xué)或相關(guān)專業(yè)；
- 熟悉UVM驗(yàn)證方法學(xué)，具備一定的SystemVerilog編程能力；
- 了解數(shù)字電路設(shè)計(jì)流程；
- 具備良好的溝通能力和團(tuán)隊(duì)協(xié)作精神，能適應(yīng)快節(jié)奏工作。
戴佳呈/人事經(jīng)理
免費(fèi)求職
企業(yè)直招 不收取任何費(fèi)用
專業(yè)招聘
專人服務(wù) 入職速度快50%
優(yōu)質(zhì)服務(wù)
24小時(shí)客服響應(yīng) 快速解答今日招聘網(wǎng)是由濱興科技運(yùn)營的人才網(wǎng)，未經(jīng)今日招聘網(wǎng)同意，不得轉(zhuǎn)載本網(wǎng)站之所有招工招聘信息及作品
浙公網(wǎng)安備 33010802002895號 人力資源服務(wù)許可證 330108000033號 增值電信經(jīng)營許可證 出版物經(jīng)營許可證 新出發(fā)濱字第0235號 浙B2-20080178-14
互聯(lián)網(wǎng)違法和不良信息舉報(bào)中心：0571-87774297 donemi@163.com
下載APP
關(guān)注今日招聘微信服務(wù)號